Pinouts der 686-Prozessoren-Baureihen
(Pentium II / Celeron, Pentium Pro, Pentium II Xeon)
Hinweis zu den Gehäusearten: Prinzipiell lassen sich (fast) alle Prozessoren auf Sockel stecken.
PLCC- und PGA-Typen wurden aber auch häufig (aus Kostengründen?) direkt eingelötet, wodurch ein Upgrade nur mit großem Aufwand möglich war/ist.
Achtung! Prozessoren wurden von mir in "Draufsicht", d.h. mit Blick auf den (eventuell vorhandenen Sockel) gezeichnet! Dies ist eigentlich nicht die für Prozessoren übliche Darstellungsform, aber der Bastler kommt damit besser zurecht, da er dies bei "normalen" Schaltkeisen auch so gewohnt ist (DIP / FP)!
Ach ja noch was: Die Bilder sind z.T. etwas verkleinert dargestellt als das Original, um etwas übersichtlicher zu bleiben.
Um Details besser erkennen zu können einfach auf das entsprechende Bild klicken - es geht ein neues Fenster auf!
(Dieses Fenster evtl. in den Vordergrund holen, falls es schon offen ist)
Pentium Pro
Nachdem sich der "einfache" Pentium-Prozessor langsam durchzusetzen begann, versuchte intel eine neue Prozessor-Familie zu etablieren: den Pentium Pro.
Dieser Prozessor war etwas ganz besonderes, was sich nicht zuletzt im Preis wiederspiegelte. So beinhaltete er als erster Prozesssor den L2-Cache und den eigentlichen Prozessor-Kern in einem Gehäuse (Dual Cavity Package).
Die Fertigungs-Ausbeute war auch anfangs relativ gering und außerdem machte dies einen neuen Sockeltyp und neue MotherBoards notwendig. Er war speziell auf 32bit-Betriebssysteme abgestimmt (was ihn aber unter 16bittigen-Systemen z.T. langsamer als einen normalen Pentium machte).
Nur leider konnte von dem Betriebssystem-Hersteller, der des öfteren in aller Munde ist (spätestens beim nächsten Absturz), noch kein stabil laufendes System für den Massenmarkt bereitgestellt werden.
Und so ist der Pentium Pro auch nur in geringer Stückzahl gefertigt worden und eigentlich nur in Servern verbaut worden (Da er unter Windows NT und Linux/Unix stabil läuft).
CPU-Pinout Pentium Pro (modified SPGA-387) |
|
Pentium II / Celeron (Slot 1)
Nach dem halben Reinfall mit dem PentiumPro begann intel mit der Weiterentwicklung seines Flagschiffs und brachte einige Zeit später eine verbesserte Version auf den Markt, der wiederum ein völlig anderes Aussehen hatte: den Pentium II. Dieser Prozessor sieht eher wie eine Erweiterungskarte, statt eines Prozessors aus.
Im Prinzip ist der Prozessor ja auch eine Leiterkarte, denn auf einer Leiterplatte sind alle Komponenten zusammengelötet. Das ganze wurde noch in ein schwarzes Gehäuse gepackt (S.E.C.C.) und fertig war der neue Prozessor (der jetzt endlich auch unter 16bit-Systemen vernünftige Ergebnisse zeigte.
Der neue Prozessor-"Sockel" wurde "Slot-One" getauft. Da der Prozessor eine ganze Menge an Wärme abgibt ist auch der Kühlkörper entsprechend groß ausgefallen.
Um diesen Prozessor auch auf dem Massenmarkt abzusetzen, wurde er etwas zurechtgestutzt (keinen L2-Cache, kein Gehäuse) und fertig war der Celeron (eine Art "Pentium II SX").
Durch den fehlenden L2-Cache war die Performance auch entsprechend niedrig - sie entsprach eher der eines "einfachen"Pentium. Deshalb wurde auch schon bald ein modifizierter Celeron (manchmal auch Celeron A genannt) auf den Markt gebracht, der schon den neuen Kern des Pentium II beinhaltete und auch wieder einen L2-Cache.
Prozessorplatinen-Ansicht Pentium II / Celeron (SECC-242 / SEPP-242)
vorgesehen für den "Slot 1" (Slot Connector SC-242) |
|
A-Reihe | Pin | B-Reihe |
VTT | 1 | EMI |
Vss | 2 | FLUSH# |
VTT | 3 | SMI# |
IERR# | 4 | INIT# |
A20M# | 5 | VTT |
Vss | 6 | STPCLK# |
FERR# | 7 | TCK |
IGNNE# | 8 | SLP# |
TDI | 9 | VTT |
Vss | 10 | TMS |
TDO | 11 | TRST# |
PWRGOOD | 12 | reserved |
TESTHI | 13 | VccCORE |
Vss | 14 | THERMDP |
THERMTRIP# | 15 | THERMDN |
reserved | 16 | LINT1/NMI |
LINT0/INTR | 17 | VccCORE |
Vss | 18 | PICCLK |
PICD0 | 19 | BP2# |
PREQ# | 20 | reserved |
BP3# | 21 | BSEL# |
Vss | 22 | PICD1 |
BPM0# | 23 | PRDY# |
BINIT# | 24 | BPM1# |
DEP0# | 25 | VccCORE |
Vss | 26 | DEP2# |
DEP1# | 27 | DEP4# |
DEP3# | 28 | DEP7# |
DEP5# | 29 | VccCORE |
Vss | 30 | D62# |
DEP6# | 31 | D58# |
|
|
A-Reihe | Pin | B-Reihe |
D61# | 32 | D63# |
D55# | 33 | VccCORE |
Vss | 34 | D56# |
D60# | 35 | D50# |
D53# | 36 | D54# |
D57# | 37 | VccCORE |
Vss | 38 | D59# |
D46# | 39 | D48# |
D49# | 40 | D52# |
D51# | 41 | EMI |
Vss | 42 | D41# |
D42# | 43 | D47# |
D45# | 44 | D44# |
D39# | 45 | VccCORE |
Vss | 46 | D36# |
reserved | 47 | D40# |
D43# | 48 | D34# |
D37# | 49 | VccCORE |
Vss | 50 | D38# |
D33# | 51 | D32# |
D35# | 52 | D28# |
D31# | 53 | VccCORE |
Vss | 54 | D29# |
D30# | 55 | D26# |
D27# | 56 | D25# |
D24# | 57 | VccCORE |
Vss | 58 | D22# |
D23# | 59 | D19# |
D21# | 60 | D18# |
D16# | 61 | EMI |
Vss | 62 | D20# |
|
|
A-Reihe | Pin | B-Reihe |
D13# | 63 | D17# |
D11# | 64 | D15# |
D10# | 65 | VccCORE |
Vss | 66 | D12# |
D14# | 67 | D7# |
D9# | 68 | D6# |
D8# | 69 | VccCORE |
Vss | 70 | D4# |
D5# | 71 | D2# |
D3# | 72 | D0# |
D1# | 73 | VccCORE |
Vss | 74 | RESET# |
BCLK | 75 | BR1# |
BR0# | 76 | FRCERR# |
BERR# | 77 | VccCORE |
Vss | 78 | A35# |
A33# | 79 | A32# |
A34# | 80 | A29# |
A30# | 81 | EMI |
Vss | 82 | A26# |
A31# | 83 | A24# |
A27# | 84 | A28# |
A22# | 85 | VccCORE |
Vss | 86 | A20# |
A23# | 87 | A21# |
reserved | 88 | A25# |
A19# | 89 | VccCORE |
Vss | 90 | A15# |
A18# | 91 | A17# |
A16# | 92 | A11# |
A13# | 93 | VccCORE |
|
|
A-Reihe | Pin | B-Reihe |
Vss | 94 | A12# |
A14# | 95 | A8# |
A10# | 96 | A7# |
A5# | 97 | VccCORE |
Vss | 98 | A3# |
A9# | 99 | A6# |
A4# | 100 | EMI |
BNR# | 101 | SLOTOCC# |
Vss | 102 | REQ0# |
BPRI# | 103 | REQ1# |
TRDY# | 104 | REQ4# |
DEFER# | 105 | VccCORE |
Vss | 106 | LOCK# |
REQ2# | 107 | DRDY# |
REQ3# | 108 | RS0# |
HITM# | 109 | Vcc5 |
Vss | 110 | HIT# |
DBSY# | 111 | RS2# |
RS1# | 112 | reserved |
reserved | 113 | VccL2 |
Vss | 114 | RP# |
ADS# | 115 | RSP# |
reserved | 116 | AP1# |
AP0# | 117 | VccL2 |
Vss | 118 | AERR# |
VID2 | 119 | VID3 |
VID1 | 120 | VID0 |
VID4 | 121 | VccL2 |
|
Anmerkung: Die invertierten Signale haben als Kennzeichnung ein Gatter (#) am Ende ihrer Bezeichnung (diese Art der Kennzeichnung hat sich seit neuestem durchgesetzt, da diese Art der Kennzeichnung einfacher zu bewerkstelligen ist als die Kennzeichnung mit einem Überstrich).
Unterschiede in der Belegung des Slot-Connectors bei den einzelnen Slot-1-Prozessoren |
Pin-Nr. | Pentium II | Celeron | Bemerkung |
233..333MHz | 350..450MHz | 266..400MHz |
B14 | reserved | THERMDP | THERMDP | Anode der On-Chip-(Temperaturmeß-)Diode |
B15 | reserved | THERMDN | THERMDN | Kathode der On-Chip-(Temperaturmeß-)Diode |
B21 | BSEL# | 66/100# | BSEL# | BSEL# = Vss - 66MHz-Busfrequenz, BSEL# = Vcc - 100MHz-Busfrequenz (nur bei PII ab 350MHz) |
A24 | BINT# | reserved | Diese Pins werden nur beim Pentium II benutzt, da nur er unter anderem z.B. multiprozessorfähig ist (Dual-Prozessor-fähig). Es soll zwar auch vereinzelt zum Celeron "heruntergelabelte" Pentium II-Prozessoren gegeben haben, aber inwieweit dies der Wahrheit entspricht und ob dort diese Signale funktionstüchtig sind ist eine andere Sache. |
A25 | DEP0# |
B26 | DEP2# |
A27 | DEP1# |
B27 | DEP4# |
A28 | DEP3# |
B28 | DEP7# |
A29 | DEP5# |
A31 | DEP6# |
B75 | BR1# |
A76 | BR0# |
B76 | FRCERR# |
A77 | BERR# |
B78 | A35# |
A79 | A33# |
B79 | A32# |
A80 | A34# |
B114 | RP# |
B115 | RSP# |
B116 | AP1# |
A117 | AP0# |
B118 | AERR# |
|
Pentium II / Celeron (Socket 370 / PPGA-370)
Der Celeron A ist im Gegensatz zum alten Celeron mit einem 128kB-L2-Cache ausgestattet (der Pentium II hat einen 512kB-L2-Cache).
Der Pentium II ist Dual-Prozessor-fähig und kann bis zu 64GB physikalischen Speicher adressieren (Cachable Area 4GB bzw. 512MB beim PII bis 333MHz), der Celeron kann bis 4GB adressieren (4GB Cachable Area).
Der Pentium II bringt eine Halterung ("Retention Module") für den Slot mit, beim Celeron ist diese entweder beim Prozessorkauf mit zu erwerben (manchmal aber schon mit enthalten) oder der Motherboard-Hersteller hat schon eine zum Board mit beigelegt ("Universal Retention Module").
Bei Dual-Prozessor-Motherboards ist es wichtig, das beide Slots belegt sind (auch wenn "nur" ein Celeron verwendet wird), von einem Prozessor oder von einem Terminator! Nur so kann das BIOS sich richtig auf die vorhandene Konfiguration einstellen und somit stabil laufen.
Das BIOS wertet dazu das SLOTOCC#- und die VID0..VID4-Signale aus:
* SLOTOCC# = 0, VID4..VID0 = Wert anders als 11111 => Prozessor im Slot
* SLOTOCC# = 0, VID4..VID0 = 11111 => Terminator im Slot oder kein Prozessor-Kern vorhanden
* SLOTOCC# = 1, VID4..VID0 beliebiger Wert => Slot nicht belegt.
Beim Celeron im PPGA-Sockel ist das Signal CPUPRES# für die Erkennung zuständig, da jedoch (noch) keine Pentium II-Prozessoren für diesen Sockel angeboten werden (bzw. keine Dual-Prozessor-Boards) ist es (noch) ohne Bedeutung. Bei Slot-1-Prozessoren ist eine Kern-Spannung von 1,8..3,5V möglich (VID4..0), bei den PPGA-Prozessoren von 2,1..3,5V (VID3..VID0).
Da auf der Prozessorplatine kaum Bauelemente vorhanden sind, hat sich intel entschlossen doch wieder einen Prozessor für einen Sockel herzustellen. Da der äußere Aufbau völlig von seinen Vorgängern abweicht war mal wieder ein neuer Sockeltyp notwendig: der Socket-370 (S370).
Er sieht dem Socket 7 zwar ähnlich - das wars dann aber auch schon, wie ein näherer Blick zeigt.
Wenigstens können die Chip-Sätze des Pentium II weiter verwendet werden.
Pinout des Socket 370 für den Celeron A-Prozessor (PPGA-370) |
|
Lüftersteckverbinder für S.E.C.C.- / S.E.P.P.-Module
Lüftersteckverbinder für den Kühlkörper-Lüfter |
|
Pin-Belegung des Lüftersteckverbinders: |
Pin 1 | Vss / Masse | schwarz |
Pin 2 | +12V (7..12..13,8V) | rot |
Pin 3 | SENSE (nur bei den Pentium II-Prozessoren (S.E.C.C.) und im Celeron (S.E.C.C.) für den Slot-1.
Beim Celeron im PPGA-370-Gehäuse ist dieser Anschluß auf dem Motherboard (laut intel-Spezifikation zumindest) nicht belegt.
Gibt je Umdrehung zwei (Masse-)Pulse ab (mit Widerstand auf dem Motherboard nach Vcc gezogen). | gelb |
|
Pentium II Xeon
Der Pentium II Xeon ist eine Weiterentwicklung des "einfachen" Pentium II.
Er ist speziell ausgerichtet auf die Arbeit in Multiprozessor-Workstations oder Server (Mid-Range und High-End): Es können bis vier Prozessoren zusammenarbeiten.
Wie der Pentium II (ab 350MHz) hat er einen 100MHz-Front-Side-Bus (100MHz-FSB). Der L1-Cache besteht aus 16kB Code- und 16kB Data-Cache; der L2-Cache zu 512kB, 1MB oder 2MB (auf der Prozessor-Platine) hat eine Cacheble Area von 64GB (max. phys. Speicher).
Ein extra Lüefter ist für den Prozessor nicht vorgesehen (nur Küehlkörper); die Luftzirkulation ist durch Einbauten im Computergehäuse selber vorzunehmen (zusätzliche Lüfter).
Durch die höhere Stromaufnahme und den zusätzlichen Multi-Processor-Steuersignalen sind auch mehr Pins am Connector notwendig, er ist jetzt 330polig (2x165, 3stufig angeordnet).
Prozessorplatinen-Ansicht Pentium II Xeon (SECC-330) vorgesehen für den "Slot 2" (Slot Connector SC-330) |
|
A-Reihe | Pin | B-Reihe |
EMI | 1 | PWR_EN[1] |
Vcc_TAP | 2 | Vcc_Core |
EMI | 3 | reserved |
Vss | 4 | TEST_Vss |
VTT | 5 | Vcc_Core |
VTT | 6 | VTT |
Vss | 7 | VTT |
Vss | 8 | Vcc_Core |
SELFSB0 | 9 | reserved |
Vss | 10 | FLUSH# |
TEST_Vss | 11 | Vcc_Core |
IERR# | 12 | SMI# |
Vss | 13 | INIT# |
A20M# | 14 | Vcc_Core |
FERR# | 15 | STPCLK# |
Vss | 16 | TCK |
IGNNE# | 17 | Vcc_Core |
TDI | 18 | SLP# |
Vss | 19 | TMS |
TDO | 20 | Vcc_Core |
PWRGOOD | 21 | TRST# |
Vss | 22 | reserved |
TEST_Vcc_Core | 23 | Vcc_Core |
THERMTRIP# | 24 | reserved |
Vss | 25 | reserved |
reserved | 26 | Vcc_Core |
LINT[0] | 27 | TEST_Vcc_Core |
Vss | 28 | LINT[1] |
PICD[0] | 29 | Vcc_Core |
PREQ# | 30 | PICCLK |
Vss | 31 | PICD[1] |
BP#[3] | 32 | Vcc_Core |
BPM#[0] | 33 | BP#[2] |
Vss | 34 | reserved |
BINIT# | 35 | Vcc_Core |
DEP#[0] | 36 | PRDY# |
Vss | 37 | BPM#[1] |
DEP#[1] | 38 | Vcc_Core |
DEP#[3] | 39 | DEP#[2] |
Vss | 40 | DEP#[4] |
DEP#[5] | 41 | Vcc_Core |
DEP#[6] | 42 | DEP#[7] |
|
|
A-Reihe | Pin | B-Reihe |
Vss | 43 | D#[62] |
D#[61] | 44 | Vcc_Core |
D#[55] | 45 | D#[58] |
Vss | 46 | D#[63] |
D#[60] | 47 | Vcc_Core |
D#[53] | 48 | D#[56] |
Vss | 49 | D#[50] |
D#[57] | 50 | Vcc_Core |
D#[46] | 51 | D#[54] |
Vss | 52 | D#[59] |
D#[49] | 53 | Vcc_Core |
D#[51] | 54 | D#[48] |
Vss | 55 | D#[52] |
reserved | 56 | Vcc_Core |
Vss | 57 | reserved |
D#[42] | 58 | Vcc_Core |
D#[45] | 59 | D#[41] |
Vss | 60 | D#[47] |
D#[39] | 61 | Vcc_Core |
TEST_25 | 62 | D#[44] |
Vss | 63 | D#[36] |
D#[43] | 64 | Vcc_CORE |
D#[37] | 65 | D#[40] |
Vss | 66 | D#[34] |
D#[33] | 67 | Vcc_Core |
D#[35] | 68 | D#[38] |
Vss | 69 | D#[32] |
D#[31] | 70 | Vcc_Core |
D#[30] | 71 | D#[28] |
Vss | 72 | D#[29] |
D#[27] | 73 | Vcc_Core |
D#[24] | 74 | D#[26] |
Vss | 75 | D#[25] |
D#[23] | 76 | Vcc_Core |
D#[21] | 77 | D#[22] |
Vss | 78 | D#[19] |
D#[16] | 79 | Vcc_Core |
D#[13] | 80 | D#[18] |
Vss | 81 | D#[20] |
TEST_VTT | 82 | Vcc_Core |
reserved | 83 | reserved |
Vss | 84 | reserved |
|
|
A-Reihe | Pin | B-Reihe |
D#[11] | 85 | Vcc_Core |
D#[10] | 86 | D#[17] |
Vss | 87 | D#[15] |
D#[14] | 88 | Vcc_Core |
D#[09] | 89 | D#[12] |
Vss | 90 | D#[07] |
D#[08] | 91 | Vcc_Core |
D#[05] | 92 | D#[06] |
Vss | 93 | D#[04] |
D#[03] | 94 | Vcc_Core |
D#[01] | 95 | D#[02] |
Vss | 96 | D#[00] |
BCLK | 97 | Vcc_Core |
TEST_Vss | 98 | RESET# |
Vss | 99 | FRCERR |
BERR# | 100 | Vcc_Core: |
A#[33] | 101 | A#[35] |
Vss | 102 | A#[32] |
A#[34] | 103 | Vcc_Core |
A#[30] | 104 | A#[29] |
Vss | 105 | A#[26] |
A#[31] | 106 | Vcc_L2 |
A#[27] | 107 | A#[24] |
Vss | 108 | A#[28] |
A#[22] | 109 | Vcc_L2 |
A#[23] | 110 | A#[20] |
Vss | 111 | A#[21] |
A#[19] | 112 | Vcc_L2 |
A#[18] | 113 | A#[25] |
Vss | 114 | A#[15] |
A#[16] | 115 | Vcc_L2 |
A#[13] | 116 | A#[17] |
Vss | 117 | A#[11] |
A#[14] | 118 | Vcc_L2 |
Vss | 119 | A#[12] |
A#[10] | 120 | Vcc_L2 |
A#[05] | 121 | A#[08] |
Vss | 122 | A#[07] |
A#[09] | 123 | Vcc_L2 |
A#[04] | 124 | A#[03] |
Vss | 125 | A#[06] |
reserved | 126 | Vcc_L2 |
|
|
A-Reihe | Pin | B-Reihe |
BNR# | 127 | AERR# |
Vss | 128 | REQ#[0] |
BPRI# | 129 | Vcc_L2 |
TRDY# | 130 | REQ#[1] |
Vss | 131 | REQ#[4] |
DEFER# | 132 | Vcc_L2 |
REQ#[2] | 133 | LOCK# |
Vss | 134 | DRDY# |
REQ#[3] | 135 | Vcc_L2 |
HITM# | 136 | RS#[0] |
Vss | 137 | HIT# |
DBSY# | 138 | Vcc_L2 |
RS#[1] | 139 | RS#[2] |
Vss | 140 | RP# |
BR2# | 141 | Vcc_L2 |
BR0# | 142 | BR3# |
Vss | 143 | BR1# |
ADS# | 144 | Vcc_L2 |
AP#[0] | 145 | RSP# |
Vss | 146 | AP#[1] |
VID_CORE[2] | 147 | Vcc_L2 |
VID_CORE[1] | 148 | WP |
Vss | 149 | VID_CORE[3] |
VID CORE[4] | 150 | Vcc_L2 |
SMBALERT# | 151 | VID_CORE[0] |
Vss | 152 | VID_L2[0] |
VID_L2[2] | 153 | Vcc_L2 |
VID_L2[1] | 154 | VID_L214] |
Vss | 155 | VID_L2[3] |
VTT | 156 | Vcc_L2 |
VTT | 157 | VTT |
Vss | 158 | VTT |
SA2 | 159 | Vcc_L2 |
Vcc_SM | 160 | SMBCLK |
Vss | 161 | SMBDAT |
SA1 | 162 | Vcc_L2 |
SA0 | 163 | reserved |
Vss | 164 | EMI |
PWR_EN[0] | 165 | EMI |
|